EPM9320LI84-20N vs EPM9320LC84-20N Comparación

Comparación detallada lado a lado de EPM9320LI84-20N por Altera y EPM9320LC84-20N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320LI84-20N EPM9320LC84-20N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $10,25
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 320 320
Usable Gates 6,000 to 12,000 6,000
User I/O Pins 60 —
Total Pins 84 —
Encapsulado PLCC-84 (Plastic Leaded Chip Carrier, J-lead) —
Propagation Delay (tPD) 20 ns (speed grade -20) 16 ns
Pin-to-Pin Delay 16 ns (per DigChip spec block) —
Maximum Counter Frequency 118 MHz —
Logic Family CMOS, EEPROM-based CMOS (EEPROM-based)
Tensión de alimentación 5.0 V —
Temperatura de funcionamiento 0 C to +70 C (commercial) 0 C to +70 C (Commercial)
Programming Interface IEEE 1149.1 JTAG, in-system programmable —
Architecture Multiple Array MatriX (MAX) - third generation —
Process Technology Advanced CMOS EEPROM —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Series — MAX 9000
User I/Os — 60
Número de pines — 84
Package Type — Plastic Leaded Chip Carrier (PLCC-84, J-bend)
Package Code — QCCJ
Internal Frequency — 118 MHz
Supply Voltage (VCC) — 5 V
Programming — 5.0-V In-System Programmable via JTAG (IEEE 1149.1)
Tipo de montaje — Surface Mount (J-bend)
Terminal Form — J BEND
Nivel MSL — [DATA_NEEDED: MSL moisture sensitivity level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización