EPM9320LI84-20N vs EPM9320LC84-20N Comparaison

Comparaison détaillée côte à côte de EPM9320LI84-20N par Altera et EPM9320LC84-20N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320LI84-20N EPM9320LC84-20N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $10,25
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 320 320
Usable Gates 6,000 to 12,000 6,000
User I/O Pins 60 —
Total Pins 84 —
Boîtier PLCC-84 (Plastic Leaded Chip Carrier, J-lead) —
Propagation Delay (tPD) 20 ns (speed grade -20) 16 ns
Pin-to-Pin Delay 16 ns (per DigChip spec block) —
Maximum Counter Frequency 118 MHz —
Logic Family CMOS, EEPROM-based CMOS (EEPROM-based)
Tension d'alimentation 5.0 V —
Température de fonctionnement 0 C to +70 C (commercial) 0 C to +70 C (Commercial)
Programming Interface IEEE 1149.1 JTAG, in-system programmable —
Architecture Multiple Array MatriX (MAX) - third generation —
Process Technology Advanced CMOS EEPROM —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Series — MAX 9000
User I/Os — 60
Nombre de broches — 84
Package Type — Plastic Leaded Chip Carrier (PLCC-84, J-bend)
Package Code — QCCJ
Internal Frequency — 118 MHz
Supply Voltage (VCC) — 5 V
Programming — 5.0-V In-System Programmable via JTAG (IEEE 1149.1)
Type de montage — Surface Mount (J-bend)
Terminal Form — J BEND
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis