EPM9320RC208-20 vs EPM9320GC280-20 Comparación

Comparación detallada lado a lado de EPM9320RC208-20 por Altera y EPM9320GC280-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320RC208-20 EPM9320GC280-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $21,90 $67,00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 320 320
Logic Array Blocks (LABs) 20 20 (16 macrocells each, typical for MAX 9000)
Usable Gates 6,000 6000 (approx.)
Maximum I/O Pins 132 —
Propagation Delay (tPD max) 20 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Programming Technology EEPROM, in-system programmable (ISP) —
Boundary-Scan Interface IEEE Std. 1149.1 (JTAG) —
Temperatura de funcionamiento 0 °C to 70 °C (commercial) [DATA_NEEDED: operating temperature grade]
Encapsulado 208-RQFP, exposed pad (208-BFQFP) 280-pin Ceramic Pin Grid Array (CPGA)
Tipo de montaje Surface Mount Through-Hole (PGA socket)
Architecture Multiple Array Matrix (MAX), 3rd generation —
Process Technology CMOS, 5.0 V EEPROM —
Reprogrammability Yes, unlimited ISP cycles —
Maximum Operating Frequency — 100 MHz (internal counter)
Propagation Delay (tpd) — 23 ns (approx., -20 speed grade)
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Technology — CMOS EEPROM
In-System Programmability — Yes (5.0-V ISP via JTAG)
JTAG Support — IEEE Std. 1149.1 compliant
Estado RoHS — unknown
Configuration Memory — EEPROM (non-volatile, instant-on)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización