EPM9320RI208-20C vs EPM9320RC208-15 Comparación

Comparación detallada lado a lado de EPM9320RI208-20C por Altera y EPM9320RC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320RI208-20C EPM9320RC208-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,10 $0,00
Family MAX 9000 —
Device Type EE PLD / CPLD —
Logic Elements / Macrocells 320 —
Usable Gates 6,000 6,000
Number of Flip-Flops 484 —
Logic Array Blocks (LABs) 16 —
Maximum Internal Clock Frequency 100 MHz —
Pin-to-Pin Propagation Delay (tPD) 20 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5.0 V —
Programmable Interface JTAG (IEEE Std. 1149.1) BST —
In-System Programmability Yes (5.0 V ISP via JTAG) Yes (ISP via JTAG)
Technology CMOS EEPROM —
Encapsulado 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (Power QFP)
Operating Temperature (Industrial) -40C to +85C —
Tipo de montaje Surface Mount Surface Mount
Lead-Free / RoHS Information not confirmed from verified data [DATA_NEEDED: RoHS status] —
Device Family — MAX 9000
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
Frecuencia de reloj máxima — 117.6 MHz
Tensión de alimentación — 5.0 V
Configuration Technology — EEPROM-based (non-volatile)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
Estado RoHS — [DATA_NEEDED: RoHS status]
Estado del ciclo de vida — Obsolete (PDN0706, 2007)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización