EPM9320RI208-20C vs EPM9320RC208-15 比較

詳細な並列比較: EPM9320RI208-20C メーカー: Altera および EPM9320RC208-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9320RI208-20C EPM9320RC208-15
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $22.10 $0.00
Family MAX 9000 —
Device Type EE PLD / CPLD —
Logic Elements / Macrocells 320 —
Usable Gates 6,000 6,000
Number of Flip-Flops 484 —
Logic Array Blocks (LABs) 16 —
Maximum Internal Clock Frequency 100 MHz —
Pin-to-Pin Propagation Delay (tPD) 20 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5.0 V —
Programmable Interface JTAG (IEEE Std. 1149.1) BST —
In-System Programmability Yes (5.0 V ISP via JTAG) Yes (ISP via JTAG)
Technology CMOS EEPROM —
パッケージ 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (Power QFP)
Operating Temperature (Industrial) -40C to +85C —
実装タイプ Surface Mount Surface Mount
Lead-Free / RoHS Information not confirmed from verified data [DATA_NEEDED: RoHS status] —
Device Family — MAX 9000
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
最大クロック周波数 — 117.6 MHz
電源電圧 — 5.0 V
Configuration Technology — EEPROM-based (non-volatile)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
動作温度 — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
RoHS ステータス — [DATA_NEEDED: RoHS status]
ライフサイクル状態 — Obsolete (PDN0706, 2007)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼