EPM9560RC208-21 vs EPM9560RC208-15 Comparación

Comparación detallada lado a lado de EPM9560RC208-21 por Intel y EPM9560RC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-21 EPM9560RC208-15
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,95 $0,00
Family MAX 9000 MAX 9000
Architecture Multiple Array MatriX (MAX), third-generation Third-generation Multiple Array MatriX (MAX)
Technology CMOS EEPROM-based —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 16 —
Flip-Flops 772 —
Maximum User I/O 149 —
Propagation Delay (speed grade -21) 21 ns (max, per speed grade designation) —
Tensión de alimentación 5.0 V 5.0 V
I/O Voltage Tolerance 3.3 V or 5 V (per variant) —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) Yes, via IEEE Std. 1149.1 JTAG
Encapsulado 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Temperatura de funcionamiento [DATA_NEEDED: industrial or commercial grade -21 suffix] [DATA_NEEDED: operating temperature range]
Configuration Memory EEPROM (non-volatile) —
Security Bit Yes (programmable) —
Estado RoHS [DATA_NEEDED: confirm RoHS compliance for -21 variant] [DATA_NEEDED: RoHS status]
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Configuration Technology — EEPROM (non-volatile)
Tipo de montaje — Surface Mount
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización