EPM9560WC208 vs EPM9560ARC208-10 Comparación

Comparación detallada lado a lado de EPM9560WC208 por Altera y EPM9560ARC208-10 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560WC208 EPM9560ARC208-10
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $125,00 $0,00
Family MAX 9000 —
Device Type EE Programmable Logic Device (CPLD) —
Macrocells 560 560 macrocells
Logic Array Blocks (LABs) 35 —
Flip-Flops 772 —
Maximum User I/O 149 —
Frecuencia de reloj máxima 117.6 MHz —
Propagation Delay (tpd, -15 grade) 16.6 ns —
Tensión de alimentación 3.3 V or 5 V 5.0 V
Process Technology CMOS, electrically erasable —
Encapsulado 208-pin CQFP (Ceramic Quad Flat Pack) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Terminal Pitch 0.50 mm —
Tipo de montaje Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Configuration Memory Non-volatile EE (instant-on) —
Hot Socketing Support Yes —
Nivel MSL [DATA_NEEDED: MSL level] —
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 12,000 gates
Logic Array Blocks — 35 LABs
User I/O Pins — 153 I/O
Propagation Delay (tPD) — 10 ns (speed grade -10)
Internal Frequency — 144.9 MHz
Logic Family — CMOS
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Temperatura de funcionamiento — 0 C to +70 C (commercial)
Recuento de pines — 208 pins

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización