EPM9560WC208 vs EPM9560ARC208-10 Comparaison

Comparaison détaillée côte à côte de EPM9560WC208 par Altera et EPM9560ARC208-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560WC208 EPM9560ARC208-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $125,00 $0,00
Family MAX 9000 —
Device Type EE Programmable Logic Device (CPLD) —
Macrocells 560 560 macrocells
Logic Array Blocks (LABs) 35 —
Flip-Flops 772 —
Maximum User I/O 149 —
Fréquence d'horloge maximale 117.6 MHz —
Propagation Delay (tpd, -15 grade) 16.6 ns —
Tension d'alimentation 3.3 V or 5 V 5.0 V
Process Technology CMOS, electrically erasable —
Boîtier 208-pin CQFP (Ceramic Quad Flat Pack) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Terminal Pitch 0.50 mm —
Type de montage Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Configuration Memory Non-volatile EE (instant-on) —
Hot Socketing Support Yes —
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 12,000 gates
Logic Array Blocks — 35 LABs
User I/O Pins — 153 I/O
Propagation Delay (tPD) — 10 ns (speed grade -10)
Internal Frequency — 144.9 MHz
Logic Family — CMOS
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Température de fonctionnement — 0 C to +70 C (commercial)
Nombre de broches — 208 pins

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis