EPM9560WC208 vs EPM9560ARC208-10 Comparação

Comparação detalhada lado a lado de EPM9560WC208 por Altera e EPM9560ARC208-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560WC208 EPM9560ARC208-10
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $125,00 $0,00
Family MAX 9000 —
Device Type EE Programmable Logic Device (CPLD) —
Macrocells 560 560 macrocells
Logic Array Blocks (LABs) 35 —
Flip-Flops 772 —
Maximum User I/O 149 —
Frequência máxima de clock 117.6 MHz —
Propagation Delay (tpd, -15 grade) 16.6 ns —
Tensão de alimentação 3.3 V or 5 V 5.0 V
Process Technology CMOS, electrically erasable —
Encapsulamento 208-pin CQFP (Ceramic Quad Flat Pack) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Terminal Pitch 0.50 mm —
Tipo de montagem Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Configuration Memory Non-volatile EE (instant-on) —
Hot Socketing Support Yes —
Nível MSL [DATA_NEEDED: MSL level] —
Status RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 12,000 gates
Logic Array Blocks — 35 LABs
User I/O Pins — 153 I/O
Propagation Delay (tPD) — 10 ns (speed grade -10)
Internal Frequency — 144.9 MHz
Logic Family — CMOS
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Temperatura de operação — 0 C to +70 C (commercial)
Contagem de pinos — 208 pins

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação