EP1810GM883B vs EP1810JC-45 Comparaison
Comparaison détaillée côte à côte de EP1810GM883B par Altera et EP1810JC-45 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810GM883B | EP1810JC-45 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $125,40 | $21,10 |
| Device Family | EP1810 (Classic EPLD) | — |
| Macrocells | 48 | 48 |
| User Flip-Flops | Up to 64 | — |
| Total Inputs | 60 | — |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 48 (bidirectional, tri-state) | 48 |
| Propagation Delay (tPD) | 50 ns max | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable |
| Température de fonctionnement | -55 °C to +125 °C (Military, MIL-STD-883B) | — |
| Package Type | Ceramic Pin Grid Array (PGA), 84 pins | — |
| Package Designator | GM (ceramic PGA) | — |
| Processing Level | MIL-STD-883B (Class B) | — |
| Programming Method | UV-erasable / Altera programming hardware | — |
| Type de montage | Through-hole (PGA socket or PCB through-hole) | Surface Mount |
| Lead-Free / RoHS | [DATA_NEEDED: lead-free status] | — |
| Logic Family | TTL-compatible I/O | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Equivalent Gates | — | 2100 gates |
| Total User I/O | — | 60 |
| Propagation Delay (tpd) | — | 45 ns |
| Fréquence d'horloge maximale | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| Boîtier | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| Nombre de broches | — | 68 |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |
| Statut RoHS | — | [DATA_NEEDED: RoHS compliance not stated in verified data] |