EP1810LC-35 vs EP1810LC-25 Comparaison
Comparaison détaillée côte à côte de EP1810LC-35 par Rochester Electronics et EP1810LC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Rochester Electronics
EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera
EP1810LC-35 ⚠ Dernier achat
Comparaison des spécifications
| Paramètre | EP1810LC-35 | EP1810LC-25 |
|---|---|---|
| Marque | Rochester Electronics | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $49,20 | $8,40 |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Series | Classic EP1810 | — |
| Macrocells | 48 | 48 |
| Equivalent Gates | 900 usable / 2100 equivalent | — |
| Maximum Operating Frequency | 28.6 MHz | — |
| Propagation Delay (tpd) | 35 ns (max, '-35' speed grade) | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | 5 V (TTL-compatible) |
| Technology | CMOS, UV-erasable EPROM | CMOS EPLD (erasable programmable logic device) |
| Boîtier | 68-pin PLCC (J-Lead) | 68-pin JLCC (J-leaded ceramic chip carrier) |
| Type de montage | Surface Mount (socketable) | Surface Mount |
| Température de fonctionnement | 0C to +70C (commercial) | [DATA_NEEDED: temperature grade for LC package] |
| I/O Pins | [DATA_NEEDED: I/O count exact] | 48 |
| Configuration Method | UV-erase + EPROM programmer | — |
| Programmable Interconnect | Centralized Programmable Interconnect Array (PIA) | Global + Local buses |
| Development Tool (legacy) | MAX+PLUS II / A+PLUS | — |
| Statut RoHS | [DATA_NEEDED] | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] |
| Lead-Free | [DATA_NEEDED] | — |
| Product Family | — | Altera Classic EPLD |
| Part Number | — | EP1810LC-25 |
| Propagation Delay (tPD) | — | 25 ns |
| Dedicated Inputs | — | 12 |
| External Clock Inputs | — | 4 |
| Operating Mode | — | Turbo-only (no slow-power mode) |
| Package Code | — | LC = 68-pin JLCC |
| Programming Method | — | Altera Classic programmer + MAX+PLUS II legacy flow |
| Statut du cycle de vie | — | Obsolete (legacy Altera Classic family) |