EP2C8F256C8N vs EP2C5F256C8N Comparaison
Comparaison détaillée côte à côte de EP2C8F256C8N par Altera et EP2C5F256C8N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EP2C5F256C8N - Cyclone II FPGA, 4.6K LEs, 158 I/O | Altera / Intel
EP2C5F256C8N ⚠ Dernier achatComparaison des spécifications
| Paramètre | EP2C8F256C8N | EP2C5F256C8N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $11,84 |
| Product Type | Field Programmable Gate Array (FPGA) | — |
| Product Family | Cyclone II | — |
| Logic Elements | 8256 | — |
| Embedded Memory | 165888 bit | — |
| Programmable I/O Count | 182 | — |
| Boîtier | 256-LBGA | 256-ball FineLine BGA (FBGA-256) |
| Package Pin Count | 256 pin | — |
| Tension d'alimentation | 3.3 V | — |
| Maximum Frequency | 156 MHz | — |
| Statut RoHS | unknown | Compliant (lead-free) |
| REACH Status | unknown | — |
| AEC-Q100 Qualification | unknown | — |
| Lead-Free Status | unknown | — |
| Halogen-Free Status | unknown | — |
| Plage de température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Configuration Interface | [DATA_NEEDED: configuration interface] | — |
| I/O Standard Support | [DATA_NEEDED: supported I/O standards] | — |
| Core Voltage Range | [DATA_NEEDED: core voltage range] | — |
| Family | — | Cyclone II |
| Logic Elements (LE) | — | 4,608 |
| Logic Array Blocks (LAB) | — | 288 |
| Embedded Memory (M4K blocks) | — | 119,808 bits (~14.6 Kbytes) |
| Embedded 18x18 Multipliers | — | 13 |
| PLLs | — | 2 |
| Maximum User I/O Pins | — | 158 |
| Process Technology | — | 90 nm low-k CMOS |
| Core Voltage | — | 1.2 V |
| Speed Grade | — | 8 (commercial) |
| Température de fonctionnement | — | 0C to +85C (commercial) |
| Type de montage | — | Surface Mount |
| Configuration Method | — | SRAM, JTAG (IEEE 1149.1), Passive Serial |
| Niveau MSL | — | [DATA_NEEDED: MSL level per JEDEC J-STD-020] |