EP910DC-40 vs EP910DM883B Comparaison

Comparaison détaillée côte à côte de EP910DC-40 par Altera et EP910DM883B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DC-40 EP910DM883B
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $13,95 $7,10
Device Family Classic EPLD (EP910 series) —
Architecture PAL-type AND/OR, UV-erasable CMOS PAL-type AND-OR-NOT, CMOS
Macrocells 24 24
Dedicated Inputs 12 —
Bidirectional I/O Pins 24 —
Total Inputs to Logic Array 36 —
Product Terms 240 maximum 240
Maximum Propagation Delay (tPD) 40 ns —
Maximum Operating Frequency (fMAX) 25 MHz —
Global Clocks 2 —
Tension d'alimentation 5 V (typical for Classic EPLD family) —
Operating Temperature (Commercial) 0 °C to 70 °C —
Boîtier DIP-40 (ceramic, through-hole) CDIP-40 (Ceramic DIP, 40-pin)
Type de montage Through-Hole Through-Hole (DIP)
Statut RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status]
Programming Method UV-erase + EPROM programmer; on-board logic test circuitry —
Manufacturer — Altera (now part of Intel)
Family — Classic EPLD - EP910 Series
Device Type — Erasable Programmable Logic Device (EPLD)
Inputs — 36
Outputs — 24
Propagation Delay (tPD) — 40 ns (typical)
Fréquence d'horloge maximale — 25 MHz
Supply Voltage (VCC) — 5 V
Programming Voltage (VPP) — 12.5 V (UV-erase window)
Température de fonctionnement — -55 °C to +125 °C (military)
MIL Processing — MIL-STD-883B Class B
Configuration Memory — UV-erasable EPROM
Logic Elements — Combinational + Registered
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis