EP910PI-25 vs EP910PI-12T Comparaison
Comparaison détaillée côte à côte de EP910PI-25 par Intel et EP910PI-12T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PI-25 | EP910PI-12T |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,95 | $9,95 |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Device | EP910 | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 24 | 24 |
| Pin-to-Pin Propagation Delay (tPD) | 25 ns | — |
| Maximum Clock Frequency (fMAX) | 40 MHz | — |
| Supply Voltage (VCC) | 5 V nominal | 5 V (4.75 V min, 5.25 V max) |
| Process Technology | 5 V CMOS (EPROM-based) | CMOS |
| Boîtier | PDIP-40 (Plastic DIP) | 40-pin PDIP (Plastic DIP) |
| Nombre de broches | 40 | — |
| Type de montage | Through-Hole | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programmability | UV-erasable (windowed) / one-time-programmable | — |
| Statut RoHS | Non-compliant (PDIP package) | Non-compliant (legacy PDIP package, contains lead) |
| Propagation Delay (tPD) | — | 12 ns |
| Maximum Operating Frequency | — | 76.9 MHz |
| Logic Gates | — | [DATA_NEEDED: logic gate count] |
| External Clock Inputs | — | 2 |
| Outputs | — | 24 |
| Terminals / Pin Count | — | 44 (PDIP-40 package pinout with NC pins) |
| Programmable Technology | — | UV-erasable EPROM |
| Programming Interface | — | JEDEC-standard |
| Statut du cycle de vie | — | NRND / EOL (mature legacy product) |