EPC2LI20 vs EPC2L20 Comparaison
Comparaison détaillée côte à côte de EPC2LI20 par Altera et EPC2L20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC2LI20 | EPC2L20 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,95 | $25,80 |
| Taille de mémoire | 1.6 Mb (1,572,864 bits) | 1.6 Mbit |
| Type de mémoire | Flash (in-system programmable) | Configuration PROM (non-volatile) |
| Programmable Type | In System Programmable (ISP) | — |
| Fonction | Configuration PROM for SRAM-based FPGAs | — |
| Supply Voltage - Operating | 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing) | — |
| Température de fonctionnement | -40 C to +85 C (Industrial) | [DATA_NEEDED: operating temperature range] |
| Boîtier / Format | 20-PLCC (J-lead, 9x9 mm) | — |
| Type de montage | Surface Mount (PLCC socket-compatible) | Surface Mount (PLCC socket compatible) |
| Configuration Interface | Serial or Byte-wide (parallel) | — |
| Decompression | On-chip (supports compressed bitstreams) | — |
| JTAG / ISP Interface | IEEE 1532 (TCK, TMS, TDI, TDO) | — |
| Multi-Device Support | Yes (daisy-chain configuration) | — |
| User-Accessible Memory | Yes (unused flash available to user logic) | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | RoHS Compliant (per IC Components listing) |
| Niveau MSL | [DATA_NEEDED: MSL level] | [DATA_NEEDED: MSL rating] |
| Organisation de la mémoire | — | 8-bit byte |
| Interface | — | Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) |
| Programmability | — | In-system programmable via JTAG |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 5.0 V (VCCSEL selectable) |
| Cascade Support | — | Yes - multi-device daisy chain |
| Boundary Scan | — | JTAG IEEE 1149.1 BST |
| Boîtier | — | 20-pin PLCC (J-lead) |
| Process Technology | — | Low-power CMOS |
| Target FPGAs | — | APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix |