EPC2LI20 vs EPC2L20 So sánh

So sánh chi tiết song song của EPC2LI20 bằng Altera và EPC2L20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC2LI20 EPC2L20
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời NRND Obsolete
Kích thước bộ nhớ 1.6 Mb (1,572,864 bits) 1.6 Mbit
Kiểu bộ nhớ Flash (in-system programmable) Configuration PROM (non-volatile)
Programmable Type In System Programmable (ISP) —
Chức năng Configuration PROM for SRAM-based FPGAs —
Supply Voltage - Operating 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing) —
Nhiệt độ hoạt động -40 C to +85 C (Industrial) [DATA_NEEDED: operating temperature range]
Hộp / Vỏ 20-PLCC (J-lead, 9x9 mm) —
Kiểu lắp đặt Surface Mount (PLCC socket-compatible) Surface Mount (PLCC socket compatible)
Configuration Interface Serial or Byte-wide (parallel) —
Decompression On-chip (supports compressed bitstreams) —
JTAG / ISP Interface IEEE 1532 (TCK, TMS, TDI, TDO) —
Multi-Device Support Yes (daisy-chain configuration) —
User-Accessible Memory Yes (unused flash available to user logic) —
Trạng thái RoHS [DATA_NEEDED: RoHS status] RoHS Compliant (per IC Components listing)
Cấp MSL [DATA_NEEDED: MSL level] [DATA_NEEDED: MSL rating]
Tổ chức — 8-bit byte
Giao diện — Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532)
Programmability — In-system programmable via JTAG
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 5.0 V (VCCSEL selectable)
Cascade Support — Yes - multi-device daisy chain
Boundary Scan — JTAG IEEE 1149.1 BST
Hộp — 20-pin PLCC (J-lead)
Process Technology — Low-power CMOS
Target FPGAs — APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá