EPM3256ATI144-10 vs EPM3256ATC144-10N Comparaison

Comparaison détaillée côte à côte de EPM3256ATI144-10 par Intel et EPM3256ATC144-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM3256ATC144-10N EPM3256ATC144-10N - 256-Macro CPLD, 10ns, 144-TQFP | Altera

EPM3256ATC144-10N - 256-Macro CPLD, 10ns, 144-TQFP | Altera

EPM3256ATC144-10N ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM3256ATI144-10 EPM3256ATC144-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $14,50
Series MAX 3000A MAX 3000A
Programmable Type In-System Programmable (ISP), EEPROM-based —
Number of Macrocells 256 —
Number of Logic Elements / Blocks 16 LABs (Logic Array Blocks) 16 LABs
Number of Gates 5,000 typical usable gates —
Number of User I/O 116 —
Propagation Delay (tpd max) 10 ns —
Maximum Frequency (fmax) 95.2 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V (3.3 V nominal) 3.3 V
I/O Voltage Support MultiVolt: 1.8 V / 2.5 V / 3.3 V / 5.0 V mixed —
Logic Family CMOS, EEPROM-based —
Température de fonctionnement -40°C to +85°C (industrial) 0C to +70C (commercial) [DATA_NEEDED: exact operating-temp grade letter for -10N suffix]
Boîtier 144-pin TQFP (20x20 mm) 144-LQFP (TQFP, ATC suffix)
Type de montage Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) and IEEE Std. 1532 ISP —
Compliance IEEE Std. 1532 ISP, PCI-compatible I/O —
Statut du cycle de vie Obsolete (per HighqualityPCB listing) —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 256
Usable Gates — 5,000 (up to 10,000 usable in family)
Number of I/Os — 116
Propagation Delay (tPD) — 10 ns
Maximum Counter Frequency — 227.3 MHz
Global Clocks — 3
Global Clear / OE — Yes (1 global clear, 1 global OE)
Program Memory Type — EEPROM (non-volatile, in-system programmable)
JTAG Support — IEEE Std. 1149.1 with pin-locking
ISP Compliance — IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
Statut RoHS — [DATA_NEEDED: RoHS compliance - not explicitly confirmed in verified data]
Lead-Free / Halogen-Free — [DATA_NEEDED: not explicitly confirmed in verified data]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis