EPM3512AFC256-2 vs EPM3512AFC256-19 Comparaison
Comparaison détaillée côte à côte de EPM3512AFC256-2 par Altera et EPM3512AFC256-19 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AFC256-2 | EPM3512AFC256-19 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $14,85 | $10,85 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Maximum User I/O Pins | 212 | — |
| Propagation Delay (tPD, -2 grade) | [DATA_NEEDED: tPD ns] | — |
| Maximum Operating Frequency | [DATA_NEEDED: fMAX MHz] | 80 MHz |
| Core Supply Voltage | 3.3 V | — |
| I/O Output Drive Voltage | 2.5 V or 3.3 V (MultiVolt) | — |
| Input Tolerance | 2.5 V, 3.3 V, 5.0 V tolerant | — |
| Boîtier | BGA-256 (FineLine BGA) | 256-ball FineLine BGA (FC) |
| Ball Pitch | 1.0 mm | — |
| Programming Interface | JTAG (IEEE Std 1149.1) / ByteBlaster | JTAG (IEEE 1149.1) / ISP (IEEE 1532) |
| Process Technology | 0.30 um CMOS EEPROM | 0.30 µm CMOS EEPROM |
| Température de fonctionnement | 0C to +70C (commercial) | -40C to +85C (industrial) |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Speed Grade | -2 | -19 |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 10000 |
| Pin-to-Pin Delay (tPD) | — | 7.5 ns |
| User I/O Pins | — | 208 |
| Supply Voltage VCCINT | — | 3.3 V |
| I/O Supply Voltage VCCIO | — | 2.5 V or 3.3 V (5.0 V tolerant inputs) |
| Non-volatile Configuration | — | Yes (EEPROM-based) |
| Type de montage | — | Surface Mount |