EPM3512AFC256-3N vs EPM3512AFC256-7 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-3N par Altera et EPM3512AFC256-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-3N EPM3512AFC256-7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $23,40 $58,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 16 16
Maximum Operating Frequency 116.3 MHz —
Pin-to-Pin Delay (tPD) 3.5 ns (speed grade -3) —
Speed Grade -3 (slowest in family) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
Boîtier 256-ball FineLine BGA (FC-256) 256-ball FineLine BGA (FBGA-256)
Type de montage Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP —
Configuration Memory Non-volatile EEPROM Non-volatile EEPROM
Température de fonctionnement [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature grade]
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
User I/O Pins — 212
Pin-to-Pin Logic Delay — 7.5 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis