EPM3512AFC256-3N vs EPM3512AFC256-7 Comparação

Comparação detalhada lado a lado de EPM3512AFC256-3N por Altera e EPM3512AFC256-7 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AFC256-3N EPM3512AFC256-7
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $23,40 $58,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 16 16
Maximum Operating Frequency 116.3 MHz —
Pin-to-Pin Delay (tPD) 3.5 ns (speed grade -3) —
Speed Grade -3 (slowest in family) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
Encapsulamento 256-ball FineLine BGA (FC-256) 256-ball FineLine BGA (FBGA-256)
Tipo de montagem Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP —
Configuration Memory Non-volatile EEPROM Non-volatile EEPROM
Temperatura de operação [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature grade]
Status RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
User I/O Pins — 212
Pin-to-Pin Logic Delay — 7.5 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação