EPM5032DI-20 vs EPM5032DC-20 Comparaison

Comparaison détaillée côte à côte de EPM5032DI-20 par Intel et EPM5032DC-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DI-20 EPM5032DC-20
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,75 $5,05
Family MAX 5000 (Altera legacy EPLD) —
Architecture CMOS PAL-type EPLD with PIA —
Macrocells 32 32
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Product Terms 320 (maximum) —
Flip-Flops 16 (one per macrocell) —
Fréquence d'horloge maximale 62.5 MHz —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Boîtier Ceramic DIP-20 (windowed, UV-erasable) 20-pin DIP (Windowed Ceramic, 0.3" wide)
Température de fonctionnement Industrial (per 'I' suffix) [DATA_NEEDED: commercial/industrial/military grade]
Programming UV-erasable CMOS, JEDEC fuse file —
Development Tool Altera MAX+PLUS II (legacy) —
Statut RoHS [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] Compliant (per IC-Components listing)
Lead-Free [DATA_NEEDED: lead-free status] —
Product Family — MAX 5000
Device Type — CPLD (Complex Programmable Logic Device)
Programmable Technology — UV-Erasable / OTP EPROM
Usable Gates — 600
Maximum Frequency (fCNT) — 71.4 MHz
Pin-to-Pin Delay (tPD) — 20 ns
Speed Grade — -20
Supply Voltage (VCC) — 5 V
Type de montage — Through-Hole
Logic Blocks — 4 Logic Array Blocks (LABs)
I/O Pins — [DATA_NEEDED: I/O pin count for DIP-20 variant]
Lead Free — [DATA_NEEDED: confirmed lead-free]
Manufacturer — Altera (now Intel Programmable Solutions Group)
Programming Method — Altera MAX+PLUS II / Quartus (legacy support)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis