EPM5064LI vs EPM5064JC Comparaison

Comparaison détaillée côte à côte de EPM5064LI par Altera et EPM5064JC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064LI EPM5064JC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $7,10
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) EPLD (Erasable PLD)
Macrocells 64 64
Logic Array Blocks (LABs) 4 —
Number of Terminals 44 —
Package Code QCCJ (PLCC-44, J-bend) —
Package Shape Square —
Configuration Memory UV-Erasable / OTP (EPROM-based) EPROM (UV-erasable window or OTP)
Supply Voltage (VCC) 4.5 V to 5.5 V 5 V (typical, 4.75 V - 5.25 V range)
Operating Temperature Grade Industrial —
Fréquence d'horloge maximale 33.3 MHz —
Propagation Delay (tPD) 55 ns (typical) —
I/O Pins 28 bidirectional —
Dedicated Inputs 7 —
Total User Inputs 36 —
Process Technology 1-micron EPIC CMOS —
Latch-up Immunity 500 mA typical at 125 C —
Type de montage Surface Mount Surface Mount (socketed)
Statut RoHS [DATA_NEEDED: confirm RoHS status - legacy Altera part] [DATA_NEEDED: RoHS compliance]
Usable Gates — 1,250 (approx.)
Logic Array Inputs — 36
Logic Array Outputs — 64
Boîtier — 68-pin PLCC (JEDEC)
I/O Logic Level — TTL / CMOS compatible
Température de fonctionnement — [DATA_NEEDED: operating temperature grade]
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis