EPM5130GI vs EPM5130JI Comparaison
Comparaison détaillée côte à côte de EPM5130GI par Altera et EPM5130JI par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5130GI | EPM5130JI |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $16,20 | $9,75 |
| Device Family | MAX 5000 | — |
| Architecture | EPLD (Erasable Programmable Logic Device), UV-erasable | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | 8 |
| Interconnect | Programmable Interconnect Array (PIA) | Programmable Interconnect Array (PIA) |
| Dedicated Inputs | 19 | — |
| Total Inputs | 68 | — |
| I/O Pins | 48 | — |
| Propagation Delay (tPD) | 55 ns | 55 ns |
| Maximum Clock Frequency (fMAX) | 33.3 MHz | — |
| External Clock Pins | 1 | — |
| Process Technology | CMOS | 0.75 micron CMOS EPROM |
| Tension d'alimentation | 5 V | 5 V (typical) |
| Boîtier | Ceramic Pin Grid Array (PGA), windowed | — |
| Température de fonctionnement | -40C to +85C (industrial) | Commercial (0C to +70C) |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (contains Pb in ceramic package) |
| Programming Method | UV erasure + EPROM programming | — |
| Family | — | MAX 5000 |
| Device Type | — | UV-Erasable EPLD (CMOS EPROM) |
| Fréquence d'horloge maximale | — | 33.3 MHz |
| External Clock Inputs | — | 1 (shared input/clock) |
| Input Logic Standard | — | TTL-compatible |
| Package Type | — | Ceramic J-Leaded Chip Carrier (JLCC) with UV window |
| Program/Erase Method | — | UV erasure through quartz window |
| Lifecycle | — | Obsolete - EOL by Altera/Intel |