EPM5192AJC84-20 vs EPM5192AJC-25 Comparaison

Comparaison détaillée côte à côte de EPM5192AJC84-20 par Altera et EPM5192AJC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJC84-20 EPM5192AJC-25
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $19,20 $8,20
Family MAX 5000 MAX 5000 EPLD
Device Type UV-erasable/OTP Complex PLD (CPLD) —
Macrocells 192 192
Propagation Delay (tpd) 33 ns (speed grade -20) —
Fréquence d'horloge maximale 66.7 MHz —
Supply Voltage (Vcc) 4.75 V to 5.25 V —
Dedicated Inputs 7 —
User I/O Lines 64 —
Process Technology CMOS, UV-erasable EEPROM —
Boîtier 84-pin PLCC J-Lead (WQCCJ, J84) PLCC-68 (windowed ceramic, AJC)
Operating Temperature Grade Commercial —
Type de montage Surface Mount (J-Lead) Surface Mount
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Programming Tool Altera MAX+PLUS II / Quartus (legacy) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free status] —
Manufacturer — Altera (now Intel PSG)
Propagation Delay (tPD) — 25 ns
Nombre de broches — 68
Tension d'alimentation — 5 V (typical)
Logic Blocks — MAX 5000 LABs (Logic Array Blocks)
Programmable Pins — [DATA_NEEDED: number of user I/O pins]
Température de fonctionnement — [DATA_NEEDED: exact operating temperature range]
Erasure Method — UV-erasable (windowed ceramic package)
Programming Technology — EPROM (non-volatile)
Military Grade — Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis