EPM5192JC-1 vs EPM5192JC Comparaison

Comparaison détaillée côte à côte de EPM5192JC-1 par Altera et EPM5192JC par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC-1 EPM5192JC
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,40 $16,40
Family MAX 5000 —
Device Type CPLD - Complex Programmable Logic Device —
Technology CMOS, UV-Erasable / OTP —
Macrocells 192 192
Usable Gates 3750 —
Propagation Delay (tPD) 40 ns (speed grade -1) —
Maximum Internal Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
User I/O Pins 84 —
Package Type 84-pin Ceramic Quad Flat Pack (CQFP), windowed —
JEDEC Package Code S-CQCC-J84 —
Température de fonctionnement 0 C to +70 C (commercial) [DATA_NEEDED: commercial / industrial / military grade]
Configuration Memory UV-EPROM (erasable under UV lamp) —
Programming Interface Altera MAX programming interface (parallel, pre-JTAG for this family) —
Process CMOS EPROM —
I/O Standard TTL/CMOS 5 V compatible —
Product Type — CPLD (Complex Programmable Logic Device)
Series — EPM5192 (Classic / MAX-class)
Logic Array Blocks (LABs) — 12
Interconnect Architecture — Programmable Interconnect Array (PIA)
Process Technology — CMOS EPROM (UV-erasable)
Boîtier — 68-pin PLCC (JC) windowed ceramic
Type de montage — Surface Mount
Programming Method — UV-erase + EPROM programmer
Non-Volatile Configuration — Yes (EPROM cell array)
Logic Family — Classic CPLD (EPM5xxx series)
Tension d'alimentation — [DATA_NEEDED: VCC nominal]
Propagation Delay — [DATA_NEEDED: tpd spec by speed grade]
Statut RoHS — [DATA_NEEDED: original Altera marking not RoHS]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis