EPM5192JC vs EPM5192JC-ES Comparaison

Comparaison détaillée côte à côte de EPM5192JC par Intel et EPM5192JC-ES par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC EPM5192JC-ES
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,40 $16,45
Product Type CPLD (Complex Programmable Logic Device) —
Series EPM5192 (Classic / MAX-class) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Interconnect Architecture Programmable Interconnect Array (PIA) —
Process Technology CMOS EPROM (UV-erasable) —
Boîtier 68-pin PLCC (JC) windowed ceramic 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Type de montage Surface Mount Surface Mount
Programming Method UV-erase + EPROM programmer —
Non-Volatile Configuration Yes (EPROM cell array) —
Logic Family Classic CPLD (EPM5xxx series) —
Température de fonctionnement [DATA_NEEDED: commercial / industrial / military grade] [DATA_NEEDED: operating temperature range for ES grade]
Tension d'alimentation [DATA_NEEDED: VCC nominal] [DATA_NEEDED: VCC nominal]
Propagation Delay [DATA_NEEDED: tpd spec by speed grade] —
Statut RoHS [DATA_NEEDED: original Altera marking not RoHS] [DATA_NEEDED: RoHS compliance]
Device Family — MAX 5000
Device Type — CPLD (EPLD)
Interconnect — Programmable Interconnect Array (PIA)
Configuration Memory — EPROM (UV-erasable, one-time programmable for JC-ES)
Technology — CMOS
Programming — Altera MAX+PLUS II or compatible programmer
User I/O Pins — [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis