EPM5192JC vs EPM5192JI Comparaison

Comparaison détaillée côte à côte de EPM5192JC par Intel et EPM5192JI par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC EPM5192JI
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,40 $9,75
Product Type CPLD (Complex Programmable Logic Device) —
Series EPM5192 (Classic / MAX-class) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Interconnect Architecture Programmable Interconnect Array (PIA) —
Process Technology CMOS EPROM (UV-erasable) —
Boîtier 68-pin PLCC (JC) windowed ceramic 84-pin PLCC (windowed, J-suffix ceramic)
Type de montage Surface Mount Surface Mount (PLCC socket recommended for UV erasure)
Programming Method UV-erase + EPROM programmer Altera MAX 5000 programming algorithm (device programmer)
Non-Volatile Configuration Yes (EPROM cell array) —
Logic Family Classic CPLD (EPM5xxx series) —
Température de fonctionnement [DATA_NEEDED: commercial / industrial / military grade] -40 C to +125 C (industrial, I-suffix)
Tension d'alimentation [DATA_NEEDED: VCC nominal] 4.75 V to 5.25 V (nominal 5 V)
Propagation Delay [DATA_NEEDED: tpd spec by speed grade] —
Statut RoHS [DATA_NEEDED: original Altera marking not RoHS] [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant]
Family — MAX 5000
Device Type — EPLD (UV-erasable CMOS Programmable Logic Device)
User I/O Pins — 64
Dedicated Inputs — 7
Propagation Delay (tpd) — 55 ns
Technology — CMOS EPROM, UV-erasable
Erasure Method — UV exposure through windowed package

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis