EPM7128SLC84-10 vs EPM7160SLC84-10 Comparaison
Comparaison détaillée côte à côte de EPM7128SLC84-10 par Intel et EPM7160SLC84-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM7128SLC84-10 | EPM7160SLC84-10 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $35,77 |
| Family | MAX 7000S | MAX 7000S |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 128 | 160 |
| Logic Gates | 2500 | — |
| User I/Os | 68 | — |
| Total Package Pins | 84 | — |
| Boîtier | PLCC-84 (J-lead) | 84-Pin PLCC (J-Lead) |
| Propagation Delay (tpd) | 10 ns | — |
| Maximum Operating Frequency | 125 MHz | 100 MHz |
| Internal Frequency | 250 MHz | — |
| Supply Voltage (VCCINT) | 5 V | — |
| MultiVolt I/O Support | 2.5 V / 3.3 V / 5 V | — |
| Program Memory Type | EEPROM (in-system programmable) | — |
| JTAG (IEEE 1149.1) | Yes | — |
| Température de fonctionnement | 0C to +70C (Commercial) | 0C to +70C (Commercial) |
| Type de montage | Surface Mount (J-bend) | Surface Mount |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Statut RoHS | Non-compliant (contains lead in PLCC) | [DATA_NEEDED: RoHS status] |
| Logic Array Blocks (LABs) | — | 4 |
| Maximum User I/O Pins | — | 64 |
| Usable Gates | — | 3,200 |
| Propagation Delay (tPD) | — | 10 ns |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG, 5.0 V) |
| Technology | — | EEPROM-based CMOS |
| JTAG Boundary Scan | — | Yes (IEEE Std. 1149.1 compliant) |