EPM7128SQC160-15N vs EPM7128SQC100-15 Comparaison

Comparaison détaillée côte à côte de EPM7128SQC160-15N par Intel et EPM7128SQC100-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM7128SQC160-15N EPM7128SQC100-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $23,00 $8,20
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000 MAX 7000
Macro Cells 128 —
Logic Array Blocks (LABs) 8 4 (16 macrocells each)
User I/O Count 100 —
Usable Gates 2.5K —
Propagation Delay (tPD) 15 ns —
Maximum Internal Frequency 76.9 MHz —
Supply Voltage (VCCINT) 5 V 5 V (5% tolerance)
I/O Voltage Tolerance 3.3 V / 5 V mixed —
Programming Technology EEPROM (non-volatile) EEPROM (in-system programmable via JTAG)
In-System Programmability Yes (JTAG-compatible) —
Boîtier 160-pin PQFP / BQFP (Plastic Quad Flat Pack) 100-pin PQFP (Plastic Quad Flat Pack)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0°C to +70°C (commercial) 0C to +70C (Commercial)
Statut RoHS [DATA_NEEDED: RoHS status] Non-compliant (SnPb lead finish - legacy PQFP)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 128
User I/Os — 84
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
JTAG Interface — IEEE Std. 1149.1 compliant
Niveau MSL — 3 (168 hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis