EPM7160SLC84-6 vs EPM7160SLC84-15 Comparaison

Comparaison détaillée côte à côte de EPM7160SLC84-6 par Intel et EPM7160SLC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160SLC84-6 EPM7160SLC84-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,86 $10,80
Family MAX 7000S MAX 7000
Device Type EE PLD (CPLD) —
Macrocells 160 160
Logic Array Blocks (LABs) 4 (16 macrocells each) —
Usable Gates 3.2K 3,200
User I/O Pins 36 (also reported as 64 depending on source) —
Pin-to-Pin Delay (tPD) 6 ns (speed grade -6) —
Counter Frequency (fCNT) 149.3 MHz —
Tension d'alimentation 4.75 V to 5.25 V (single 5 V supply) —
Process Technology CMOS EEPROM —
In-System Programmability Yes (5.0 V ISP via JTAG) —
JTAG Support IEEE Std. 1149.1 compliant —
MultiVolt I/O Yes (mixed-voltage interface) —
Boîtier 84-pin PLCC (29.31 x 29.31 mm) —
Type de montage Surface Mount (J-Lead) Surface Mount (PLCC socket or direct solder)
Température de fonctionnement [DATA_NEEDED: commercial vs industrial grade] 0 C to 70 C
Statut RoHS Compliant Not RoHS compliant (contains lead, SnPb finish typical)
Maximum Propagation Delay — 15 ns
Maximum User I/O Pins — 64
Supply Voltage (VCCINT/VCIO) — 4.75 V to 5.25 V (5 V nominal)
I/O Logic Level — Configurable 3.3 V or 5 V
Technology — CMOS, EEPROM configuration
Package Type — PLCC-84 (PQCC84, JEDEC S-PQCC-J84)
Terminal Pitch — 1.270 mm
Programming Interface — JTAG (IEEE 1149.1) in-system programmable
Lifecycle — Obsolete / last-time-buy (per Altera/Intel PDN)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis