EPM7160SLC84-6 vs EPM7160SLC84-15 Comparação

Comparação detalhada lado a lado de EPM7160SLC84-6 por Intel e EPM7160SLC84-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM7160SLC84-6 EPM7160SLC84-15
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $15,86 $10,80
Family MAX 7000S MAX 7000
Device Type EE PLD (CPLD) —
Macrocells 160 160
Logic Array Blocks (LABs) 4 (16 macrocells each) —
Usable Gates 3.2K 3,200
User I/O Pins 36 (also reported as 64 depending on source) —
Pin-to-Pin Delay (tPD) 6 ns (speed grade -6) —
Counter Frequency (fCNT) 149.3 MHz —
Tensão de alimentação 4.75 V to 5.25 V (single 5 V supply) —
Process Technology CMOS EEPROM —
In-System Programmability Yes (5.0 V ISP via JTAG) —
JTAG Support IEEE Std. 1149.1 compliant —
MultiVolt I/O Yes (mixed-voltage interface) —
Encapsulamento 84-pin PLCC (29.31 x 29.31 mm) —
Tipo de montagem Surface Mount (J-Lead) Surface Mount (PLCC socket or direct solder)
Temperatura de operação [DATA_NEEDED: commercial vs industrial grade] 0 C to 70 C
Status RoHS Compliant Not RoHS compliant (contains lead, SnPb finish typical)
Maximum Propagation Delay — 15 ns
Maximum User I/O Pins — 64
Supply Voltage (VCCINT/VCIO) — 4.75 V to 5.25 V (5 V nominal)
I/O Logic Level — Configurable 3.3 V or 5 V
Technology — CMOS, EEPROM configuration
Package Type — PLCC-84 (PQCC84, JEDEC S-PQCC-J84)
Terminal Pitch — 1.270 mm
Programming Interface — JTAG (IEEE 1149.1) in-system programmable
Lifecycle — Obsolete / last-time-buy (per Altera/Intel PDN)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação