EPM7192SQC160-7N vs EPM7192SQC160-10 Comparaison
Comparaison détaillée côte à côte de EPM7192SQC160-7N par Altera et EPM7192SQC160-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7192SQC160-7N - MAX 7000S 192-Macro CPLD, 7.5ns, PQFP-160 | Altera
EPM7192SQC160-7N ObsoleteAltera
EPM7192SQC160-10 - 192-Macro MAX 7000S CPLD, 100MHz, PQFP-160 | Intel / Altera
EPM7192SQC160-10 NrndComparaison des spécifications
| Paramètre | EPM7192SQC160-7N | EPM7192SQC160-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,60 | $18,25 |
| Family | MAX 7000S | MAX 7000S |
| Logic Family | CMOS | — |
| Macro Cells | 192 | — |
| Usable Gates | 3,750 | 3750 |
| User I/Os | 124 | 124 |
| Propagation Delay (tPD) | 7.5 ns | 10 ns |
| Internal Counter Frequency | 167 MHz | — |
| Nombre de broches | 160 | — |
| Package Type | PQFP (Plastic Quad Flat Pack) | — |
| Supply Voltage (VCCINT) | 5.0 V | 5.0 V |
| I/O Voltage (VCCIO) | 3.3 V / 5.0 V selectable | — |
| Programmability | EEPROM, In-System (JTAG ISP) | — |
| JTAG Support | IEEE 1149.1 Boundary Scan | — |
| Température de fonctionnement | 0 C to 70 C (Commercial) | — |
| Type de montage | Surface Mount | — |
| Lead-Free (Pb-Free) | Yes (N suffix) | — |
| Statut RoHS | Compliant (Pb-free terminal finish) | [DATA_NEEDED: RoHS status] |
| Macrocells | — | 192 |
| Logic Array Blocks (LABs) | — | 4 |
| Maximum Operating Frequency | — | 100 MHz |
| Program Memory Type | — | EEPROM |
| In-System Programmability | — | Yes (JTAG IEEE 1149.1) |
| Boîtier | — | PQFP-160 (SQC) 28x28 mm |
| Pin/Package Type | — | Surface Mount, Gull-Wing |
| Operating Temperature (Commercial) | — | 0C to +70C |
| Lead Finish | — | [DATA_NEEDED: lead finish] |