EPM9320ALI84-10N vs EPM9320LI84-20N Comparaison
Comparaison détaillée côte à côte de EPM9320ALI84-10N par Altera et EPM9320LI84-20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ALI84-10N | EPM9320LI84-20N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $21,95 | $9,75 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Architecture | MAX (Multiple Array MatriX), 3rd generation | Multiple Array MatriX (MAX) - third generation |
| Process Technology | CMOS EEPROM | Advanced CMOS EEPROM |
| Usable Gates | 6,000 to 12,000 | 6,000 to 12,000 |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 20 | — |
| User I/O Pins | 56 | 60 |
| Pin-to-Pin Delay | 10 ns | 16 ns (per DigChip spec block) |
| Maximum Counter Frequency | 144.9 MHz | 118 MHz |
| VCCINT (Core Supply) | 5.0 V | — |
| VCCIO (I/O Supply) | 3.3 V or 5.0 V | — |
| Input Logic Levels | TTL-compatible (at 5.0 V VCCINT) | — |
| In-System Programmability | Yes (IEEE Std. 1149.1 JTAG) | — |
| Boîtier | 84-pin PLCC (J-lead, 1.270 mm pitch) | PLCC-84 (Plastic Leaded Chip Carrier, J-lead) |
| Type de montage | Surface Mount (PLCC socket compatible) | — |
| Température de fonctionnement | -40C to +85C (industrial) | 0 C to +70 C (commercial) |
| Configuration Memory | EEPROM, non-volatile | — |
| Total Pins | — | 84 |
| Propagation Delay (tPD) | — | 20 ns (speed grade -20) |
| Logic Family | — | CMOS, EEPROM-based |
| Tension d'alimentation | — | 5.0 V |
| Programming Interface | — | IEEE 1149.1 JTAG, in-system programmable |
| Statut RoHS | — | [DATA_NEEDED: RoHS compliance status] |