EPM9320LC84-15 vs EPM9320ALC84-20 Comparaison

Comparaison détaillée côte à côte de EPM9320LC84-15 par Intel et EPM9320ALC84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320LC84-15 EPM9320ALC84-20
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,95 $10,50
Family MAX 9000 MAX 9000
Series EPM9320 —
Device Type CPLD (Complex Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Macrocells 320 320
Usable Gates 6,000 —
Logic Array Blocks (LABs) 20 16
Propagation Delay (tPD) 15 ns (max) —
Fréquence d'horloge maximale 117.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) —
Programmability 5.0 V in-system programmable (ISP) via JTAG In-system via IEEE 1149.1 JTAG
JTAG Interface IEEE Std. 1149.1 boundary-scan compliant —
Boîtier 84-pin PLCC (Plastic Leaded Chip Carrier) PLCC-84
Type de montage Surface Mount Surface Mount (PLCC socket compatible)
Température de fonctionnement -40C to +85C (commercial) [DATA_NEEDED: exact grade] [DATA_NEEDED: commercial or industrial grade]
Technology CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX) —
Built-in Pull-up Resistors Yes, on every I/O pin —
Architecture Feature Pin-locking across design iterations —
Statut RoHS [DATA_NEEDED: confirm from manufacturer] [DATA_NEEDED: per Altera datasheet]
Maximum User I/Os — 212
Pin-to-Pin Delay (tPD) — 20 ns
Process Technology — 0.5 µm CMOS EEPROM
Tension d'alimentation — 5.0 V
Configuration Memory — Non-volatile EEPROM
Boundary Scan — JTAG IEEE 1149.1
Design Software — MAX+PLUS II / Quartus II (legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis