EPM9320LC84-15 vs EPM9320ALC84-20 비교

다음의 상세 나란히 비교: EPM9320LC84-15 제조: Intel 및 EPM9320ALC84-20 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9320LC84-15 EPM9320ALC84-20
브랜드 Intel Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete NRND
재고 상태 In Stock In Stock
단가 (USD) $17.95 $10.50
Family MAX 9000 MAX 9000
Series EPM9320 —
Device Type CPLD (Complex Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Macrocells 320 320
Usable Gates 6,000 —
Logic Array Blocks (LABs) 20 16
Propagation Delay (tPD) 15 ns (max) —
최대 클록 주파수 117.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) —
Programmability 5.0 V in-system programmable (ISP) via JTAG In-system via IEEE 1149.1 JTAG
JTAG Interface IEEE Std. 1149.1 boundary-scan compliant —
패키지 84-pin PLCC (Plastic Leaded Chip Carrier) PLCC-84
실장 유형 Surface Mount Surface Mount (PLCC socket compatible)
동작 온도 -40C to +85C (commercial) [DATA_NEEDED: exact grade] [DATA_NEEDED: commercial or industrial grade]
Technology CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX) —
Built-in Pull-up Resistors Yes, on every I/O pin —
Architecture Feature Pin-locking across design iterations —
RoHS 상태 [DATA_NEEDED: confirm from manufacturer] [DATA_NEEDED: per Altera datasheet]
Maximum User I/Os — 212
Pin-to-Pin Delay (tPD) — 20 ns
Process Technology — 0.5 µm CMOS EEPROM
공급 전압 — 5.0 V
Configuration Memory — Non-volatile EEPROM
Boundary Scan — JTAG IEEE 1149.1
Design Software — MAX+PLUS II / Quartus II (legacy)

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청