EPM9320RC208-15N vs EPM9320RI208-10N Comparaison
Comparaison détaillée côte à côte de EPM9320RC208-15N par Intel et EPM9320RI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320RC208-15N | EPM9320RI208-10N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $27,20 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | Complex Programmable Logic Device (CPLD) |
| Usable Gates | 6,000 | 6,000 |
| Macro Cells | 320 | 320 |
| Flip-Flops | 484 | — |
| Configurable I/O Lines | 128 | — |
| Propagation Delay (tPD) | 15 ns | — |
| Fréquence d'horloge maximale | 117.6 MHz | — |
| Tension d'alimentation | 5.0 V | 5 V |
| I/O Voltage Compatibility | 3.3 V or 5 V | — |
| Configuration Technology | CMOS EEPROM (non-volatile) | — |
| In-System Programmability | Yes, via IEEE Std. 1149.1 JTAG | Yes (JTAG/ISP) |
| Boîtier | 208-pin RQFP (PowerQuad Flat Pack) | 208-pin RQFP (PowerQuad II) |
| Terminal Pitch | 0.5 mm | — |
| Plage de température de fonctionnement | 0C to +70C (commercial) | -40C to +85C (industrial) |
| Type de montage | Surface Mount | Surface Mount |
| Packaging | Tray | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Compliant (N suffix = lead-free) |
| Logic Array Blocks (LABs) | — | 20 |
| Pin-to-Pin Propagation Delay (tPD) | — | 10 ns |
| Maximum System Clock Frequency | — | 100 MHz |
| I/O Voltage | — | 5 V |
| User I/O Pins | — | 160 |
| Configuration Memory | — | EEPROM (non-volatile) |
| Lead Finish | — | Lead-free (matte tin) |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |