EPM9560ARC240-10N vs EPM9560GC280-15 Comparaison
Comparaison détaillée côte à côte de EPM9560ARC240-10N par Altera et EPM9560GC280-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560ARC240-10N - MAX 9000 CPLD 560 Macro 191 IOs | Altera/Intel
EPM9560ARC240-10N ObsoleteAltera
EPM9560GC280-15 - MAX 9000 CPLD, 560 Macro Cells, 15ns CPGA280 | Intel / Altera
EPM9560GC280-15 ObsoleteComparaison des spécifications
| Paramètre | EPM9560ARC240-10N | EPM9560GC280-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,50 | $115,00 |
| Logic Family | MAX 9000 (CPLD) | — |
| Process Technology | CMOS EEPROM | — |
| Macro Cells | 560 | 560 |
| User I/Os | 191 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Propagation Delay (tPD) | 10 ns | — |
| Internal Frequency (fMAX) | 145 MHz | — |
| Supply Voltage (VCCINT) | 5.0 V | — |
| Température de fonctionnement | 0°C to +70°C (Commercial) | — |
| Boîtier | 240-pin RQFP (32x32 mm) | — |
| Type de montage | Surface Mount | Through-Hole |
| Programming Interface | IEEE 1149.1 JTAG / ByteBlaster | — |
| Programmability | In-system, EEPROM-based (non-volatile) | In-System Programmable (ISP) via JTAG IEEE 1149.1 |
| I/O Standard | 5.0 V TTL-compatible | — |
| Statut RoHS | Non-RoHS (legacy Altera part) | Non-compliant (ceramic CPGA, contains lead) |
| Family | MAX 9000 | MAX 9000 |
| Device Type | — | EE PLD (CMOS EEPROM-based CPLD) |
| Typical Gates | — | 12,000 |
| Maximum Operating Frequency | — | 117.6 MHz |
| Propagation Delay (tpd) | — | 15 ns (speed grade -15) |
| Propagation Delay (alternate datasheet figure) | — | 16.6 ns |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |
| Operating Temperature (Commercial) | — | 0C to +70C |
| Package Type | — | CPGA-280 (Ceramic Pin Grid Array, 280 pins) |
| Technology | — | CMOS EEPROM, 0.5 um process (MAX third-gen) |
| Architecture | — | Multiple Array MatriX (MAX) |
| Statut du cycle de vie | — | Obsolete (legacy Altera MAX 9000 family) |