EPM9560RC240-10 vs EPM9560RC240-15N Comparaison

Comparaison détaillée côte à côte de EPM9560RC240-10 par Altera et EPM9560RC240-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC240-10 EPM9560RC240-15N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $27,85
Device Type Complex Programmable Logic Device (CPLD) —
Family MAX 9000 MAX 9000 (third-generation Multiple Array MatriX)
Usable Gates 12,000 gates 12,000
Macro Cells 560 —
Logic Array Blocks (LABs) 12 35
Maximum System Frequency 144.9 MHz —
Pin-to-Pin Propagation Delay 10 ns —
Tension d'alimentation 5 V 5.0 V
Technology CMOS EEPROM —
Boîtier 240-pin RQFP (PowerQuad) RQFP-240 (240-pin Plastic Quad Flat Pack)
User I/O Pins 192 —
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (Commercial)
Niveau de sensibilité à l'humidité (MSL) 3 (168 Hours) —
Statut RoHS ROHS3 Compliant [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Configuration Memory Non-volatile EEPROM (instant-on) —
Manufacturer Standard Lead Time 1-7 Days (distributor stock) —
Series — MAX 9000
Macrocells — 560
Maximum User I/O Pins — 216
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Internal Counter Frequency (fCNT) — 145 MHz
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis