EPM9560WC208-20 vs EPM9560RC208-20 Comparaison

Comparaison détaillée côte à côte de EPM9560WC208-20 par Altera et EPM9560RC208-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560WC208-20 EPM9560RC208-20
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,80 $0,00
Family MAX 9000 —
Device Type CPLD (EPLD) —
Macrocells 560 560
Logic Array Blocks (LABs) 35 —
User I/O Pins 149 153
Maximum Propagation Delay (tPD) 23.6 ns —
Boîtier PQFP-208 (RQFP/WQFP) 208-pin RQFP (28x28 mm)
Process Technology CMOS, EEPROM-based —
Supply Voltage (VCCINT) 5 V (typical, see datasheet) —
I/O Voltage (VCCIO) 3.3 V or 5 V (multi-voltage I/O) —
In-System Programmability Yes, JTAG BST (IEEE 1149.1) Yes, via IEEE Std. 1149.1 JTAG
Pin/Package Suffix W = power PQFP; -20 = 23.6 ns speed grade —
Température de fonctionnement Commercial (0C to +70C) [DATA_NEEDED: exact temp grade] 0C to +70C (commercial)
Type de montage Surface Mount Surface Mount
Statut RoHS Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED] —
Sans halogène [DATA_NEEDED] —
Niveau MSL [DATA_NEEDED] [DATA_NEEDED: MSL level]
Device Family — MAX 9000 (EPM9560)
Usable Gates — 12,000
Logic Array Blocks — 35
Pin-to-Pin Delay (tPD) — 20 ns
Fréquence d'horloge maximale — 100 MHz
Tension d'alimentation — 5.0 V
Configuration Technology — EEPROM (non-volatile)
I/O Standards — 5.0 V TTL/CMOS compatible
Flip-Flops — 772

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis