H5AN8G8NCJR-XNC vs H5AN8G8NCJR-RDC Comparaison
Comparaison détaillée côte à côte de H5AN8G8NCJR-XNC par SK hynix et H5AN8G8NCJR-RDC par SK hynix. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | H5AN8G8NCJR-XNC | H5AN8G8NCJR-RDC |
|---|---|---|
| Marque | SK hynix | SK hynix |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $30,69 | $2,70 |
| Type de mémoire | DDR4 SDRAM | DDR4 SDRAM |
| Taille de mémoire | 8 Gbit | — |
| Organisation de la mémoire | 1 Gb x 8 | x8 |
| Débit de données | 3200 Mbps (DDR4-3200) | up to 2666 Mbps |
| Clock Frequency | 1.6 GHz | — |
| Tension d'alimentation | 1.14 V to 1.26 V (1.2 V nominal) | 1.2 V (VDD) |
| Boîtier | 78-ball FBGA, 7.5 mm x 11 mm | 78-ball FBGA |
| Température de fonctionnement | 0 C to +85 C | [DATA_NEEDED: operating temperature range for -RDC suffix] |
| Type de montage | Surface Mount | Surface Mount |
| Interface | DDR4 (8-bit data interface) | DDR4 (JEDEC standard) |
| Architecture | Bank-group based DDR4 | — |
| Refresh | Auto self-refresh | — |
| Precharge | Auto precharge | — |
| On-Chip Termination | Dynamic ODT | — |
| Calibration | ZQ calibration, write leveling | — |
| Error Handling | CRC function | — |
| Reset | Asynchronous reset | — |
| Data Mask | Data mask function | — |
| Current - Operating | 39 mA | — |
| Current - Standby | 30 mA | — |
| Statut RoHS | Compliant | Compliant |
| Lead-Free / Halogen-Free | Yes | — |
| Density | — | 8 Gb (1 GB) |
| Bank Architecture | — | 4 bank groups x 4 banks |
| Burst Length | — | BL8 |
| Latence CAS | — | [DATA_NEEDED: CAS latency for -RDC speed grade] |
| Generation | — | C-die family (NCJR) |
| Lead Free | — | Yes |
| Sans halogène | — | Yes |