H5ANAG6NCR-PBC vs H5ANAG6NBJR-RDC Comparaison
Comparaison détaillée côte à côte de H5ANAG6NCR-PBC par SK hynix et H5ANAG6NBJR-RDC par SK hynix. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | H5ANAG6NCR-PBC | H5ANAG6NBJR-RDC |
|---|---|---|
| Marque | SK hynix | SK hynix |
| Catégorie | Memory ICs | DRAM |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $70,20 | $9,60 |
| Type de mémoire | DDR4 SDRAM | DDR4 SDRAM |
| Density | 16Gb (2GB) | 16 Gb |
| Organisation de la mémoire | x16 (1G x 16) | — |
| Tension d'alimentation | 1.14 V to 1.26 V (nominal 1.2 V) | — |
| Transfer Rate | 3200 Mbps (family, per XNCR datasheet; PBC speed grade [DATA_NEEDED: exact speed grade Mbps]) | — |
| Boîtier | FBGA-96 | FBGA (Ball Grid Array), surface mount |
| Number of Terminals | 96 balls | — |
| Température de fonctionnement | 0C to 85C | [DATA_NEEDED: Operating Temperature Range] |
| Type de montage | Surface Mount | Surface Mount |
| Auto Self-Refresh | Yes | — |
| Auto Precharge | Yes | — |
| Asynchronous Reset | Yes | — |
| Data Mask | Yes | — |
| Dynamic ODT | Yes | — |
| ZQ Calibration | Yes | — |
| CRC Function | Yes | — |
| Write Leveling | Yes | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS Status] |
| Maximum Standby Current | [DATA_NEEDED: maximum standby current for PBC speed grade] | — |
| Latence CAS | [DATA_NEEDED: CAS latency for PBC speed grade] | — |
| Memory Organization | — | 16Gb x16 |
| Débit de données | — | 2666 Mbps (speed grade -RDC) |
| Supply Voltage (VDD) | — | 1.2 V |
| Interface | — | Synchronous, double data rate |
| Clocking | — | Fully synchronous to both clock edges |
| Technology | — | CMOS |
| Standard | — | JEDEC DDR4 SDRAM |
| Application | — | Main memory |
| On-Die Termination (ODT) | — | Supported (DDR4 feature) |
| Bank Group Architecture | — | DDR4 bank groups (per JEDEC DDR4) |