MCIMX31CVMN4CR2 vs MCIMX31LCVMN4C Comparaison

Comparaison détaillée côte à côte de MCIMX31CVMN4CR2 par NXP Semiconductors et MCIMX31LCVMN4C par NXP Semiconductors. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

NXP Semiconductors
MCIMX31CVMN4CR2 MCIMX31CVMN4CR2 - i.MX31 ARM1136 400MHz MPU, 473-LFBGA | NXP

MCIMX31CVMN4CR2 - i.MX31 ARM1136 400MHz MPU, 473-LFBGA | NXP

MCIMX31CVMN4CR2 Nrnd
NXP Semiconductors
MCIMX31LCVMN4C MCIMX31LCVMN4C - i.MX31L ARM1136 400MHz MPU, MAPBGA-457 | NXP

MCIMX31LCVMN4C - i.MX31L ARM1136 400MHz MPU, MAPBGA-457 | NXP

MCIMX31LCVMN4C ⚠ Dernier achat

Comparaison des spécifications

Paramètre MCIMX31CVMN4CR2 MCIMX31LCVMN4C
Marque NXP Semiconductors NXP Semiconductors
Catégorie Microcontrollers Microcontrollers
Statut du cycle de vie NRND Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,10 $10,50
Core Architecture ARM1136JF-S ARM1136JF-S
Core Count 1 1
Largeur du bus de données 32-bit 16-bit
Maximum Core Frequency 400 MHz —
Tension d'alimentation de fonctionnement 1.8 V to 2.0 V core, 1.8 V to 3.3 V I/O —
Boîtier / Format 473-LFBGA (MAPBGA-473) —
Package Dimensions 19 mm x 19 mm 14 x 14 mm
Type de montage Surface Mount Surface Mount
RAM Size (on-chip SRAM) 16K x 8 —
Packaging Tape & Reel (TR) —
Oscillator Type External —
On-chip Multimedia MPEG-4/H.263 encoder/decoder, Image Processing Unit (IPU) —
Peripheral Interfaces USB, Ethernet MAC, UART, I2C, SPI, MMC/SD —
Plage de température de fonctionnement -40 C to +85 C (automotive/industrial grade) -40C to +85C
Family i.MX31 multimedia applications processors i.MX31L
Statut RoHS Compliant Compliant
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free and halogen-free status] —
Fréquence d'horloge maximale — 400 MHz
Package Type — MAPBGA-457
Ball Pitch — 0.5 mm
Nombre de broches — 457
Variant Suffix — N4C (industrial/auto temp grade)
Process Node — [DATA_NEEDED: process node]
L1 Cache — [DATA_NEEDED: L1 instruction/data cache]
L2 Cache — [DATA_NEEDED: L2 cache]
Integrated LCD Controller — Yes
USB Interface — USB 2.0 with on-chip PHY
Image Processing Unit (IPU) — Yes
AEC-Q100 Grade — Grade 3

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis