5M1270ZT144I5N vs 5M1270ZT144C5N השוואה

השוואה מפורטת זה לצד זה של 5M1270ZT144I5N מאת Intel ו 5M1270ZT144C5N מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר 5M1270ZT144I5N 5M1270ZT144C5N
מותג Intel Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים פעיל פעיל
Family MAX V —
Device Logic Elements 980 —
Number of Macro Cells 980 —
Maximum User I/O Pins 212 —
Number of Logic Array Blocks (LABs) 61 —
User Flash Memory 8 Kbits —
Maximum Operating Frequency 201.1 MHz —
Pin-to-Pin Delay (tPD) 1.5 ns (max) —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Supply Voltage (VCCIO) 1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V (multi-voltage) —
טמפרטורת פעולה -40C to +100C (Industrial) 0 C to +85 C (commercial grade)
מארז 144-pin TQFP (T144) TQFP-144 (22 x 22 mm, 0.5 mm pitch)
סוג הרכבה Surface Mount Surface Mount
Configuration Method Non-volatile flash, in-system programmable —
Programmable Via JTAG (IEEE 1149.1) / Quartus Prime —
Device Type — CPLD (Complex Programmable Logic Device)
Series — MAX V
Logic Elements — 1270
Macrocells — 980
User I/Os — 114
Maximum Internal Frequency — 118.3 MHz
Pin-to-Pin Propagation Delay (tPD) — 6.2 ns
Internal Frequency (typical) — 201 MHz
User Flash Memory (UFM) — 8 Kbits
Configuration Memory — Flash (non-volatile, in-system programmable)
VCCINT (Core Supply) — 1.71 V to 1.89 V
VCCIO (I/O Supply, per bank) — 1.2 V to 3.3 V
Number of I/O Banks — 4
Supported I/O Standards — LVCMOS, LVTTL, PCI up to 3.3 V, 1.2 V to 3.3 V LVCMOS on JTAG pins
JTAG Interface — IEEE 1149.1 (TMS, TDI, TDO, TCK in Bank 1)
Programming Interface — JTAG in-system programmable (Altera Quartus II)
Program/Erase Cycles — Up to 100,000
סטטוס RoHS — Compliant

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר