EP1810JC-45 vs EP1810JC-25 השוואה
השוואה מפורטת זה לצד זה של EP1810JC-45 מאת Altera ו EP1810JC-25 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP1810JC-45 | EP1810JC-25 |
|---|---|---|
| מותג | Altera | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | NRND | NRND |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | Classic EPLD (Erasable Programmable Logic Device) |
| Family | EP1810 (Classic EPLD Family) | Altera/Intel Classic EPLD (EP1810 series) |
| Macrocells | 48 | 48 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | — |
| תדר שעון מקסימלי | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable (windowed ceramic DIP) |
| Maximum Supply Voltage | 5.25 V | — |
| מארז | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | 28-pin ceramic DIP (J) with quartz window |
| מספר פינים | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| סוג הרכבה | Surface Mount | Through-hole |
| סטטוס RoHS | [DATA_NEEDED: RoHS compliance not stated in verified data] | [DATA_NEEDED: RoHS compliance status] |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Toggle Frequency | — | [DATA_NEEDED: max fMAX] |
| Input Lines | — | 60 (including I/O) |
| I/O Lines | — | 48 |
| External Clock Inputs | — | 4 |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| טמפרטורת פעולה | — | -40 °C to 85 °C (industrial, per distributor listings) |
| Erasure Method | — | UV light (windowed package) |
| סטטוס מחזור חיים | — | NRND (Not Recommended for New Designs) |