EP910PC-25 vs EP910PC-0 השוואה
השוואה מפורטת זה לצד זה של EP910PC-25 מאת Altera ו EP910PC-0 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP910PC-25 | EP910PC-0 |
|---|---|---|
| מותג | Altera | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | Obsolete |
| Product Family | Classic EPLD | — |
| Usable Gates | 900 | 900 gates |
| Integration Gates (typical) | 4800 | — |
| Macrocells | 24 | 24 |
| Pin-to-Pin Delay (tPD) | 25 ns | — |
| Maximum Operating Frequency (fMAX) | 33.3 MHz | — |
| Supply Voltage (VCC) | 5 V +/- 10% | — |
| Technology | CMOS EPROM | — |
| מארז | PDIP-24 (Plastic DIP) | PDIP-40 (Plastic DIP, 40-pin) |
| מספר פינים | 24 | — |
| Dedicated Inputs | 10 | 10 |
| Dedicated I/O Pins | 12 | — |
| TTL Compatibility | 100% TTL emulation | — |
| טמפרטורת פעולה | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Erasure Method | Not erasable in plastic package (windowless) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Family | — | Classic EPLD |
| Logic Blocks | — | 6 (4 macrocells each) |
| I/O Pins | — | 24 |
| Speed Grade | — | -0 (slowest) |
| מתח אספקה | — | 5 V (single supply) |
| Process Technology | — | CMOS |
| Logic Compatibility | — | 100% TTL emulation |
| Programming Method | — | UV-erasable / OTP |
| סוג הרכבה | — | Through-Hole (DIP) |