EPM3512AQC208-2 vs EPM3512AQC208-7N השוואה
השוואה מפורטת זה לצד זה של EPM3512AQC208-2 מאת Altera ו EPM3512AQC208-7N מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
Altera
EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera
EPM3512AQC208-7N ⚠ רכישה אחרונההשוואת מפרטים
| פרמטר | EPM3512AQC208-2 | EPM3512AQC208-7N |
|---|---|---|
| מותג | Altera | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | רכישה אחרונה |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | — |
| User I/O Pins | 172 | — |
| Logic Array Blocks (LABs) | 16 | 32 |
| Speed Grade | -2 | -7 |
| מארז | PQFP-208 (QC) | 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing) |
| Supply Voltage (Core) | 3.3 V | — |
| Output Drive Voltage | 2.5 V / 3.3 V programmable | — |
| Input Voltage Tolerance | 2.5 V / 3.3 V / 5.0 V | — |
| Process Technology | 0.30 µm EEPROM | 0.30 µm CMOS EEPROM |
| Program/Erase Endurance | 100 cycles (typical) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| User I/O Banks | 4 | — |
| טווח טמפרטורת פעולה | Commercial (0C to +70C) | — |
| סוג הרכבה | Surface Mount | — |
| סטטוס RoHS | Non-compliant (legacy PQFP) | Compliant |
| Lead-Free | No (SnPb lead finish) | — |
| Security Bit | Yes (programmable) | — |
| Logic Capacity | — | 512 macrocells, 10,000 usable gates |
| Macrocells per LAB | — | 16 |
| User I/Os | — | 172 |
| Propagation Delay (tPD) | — | 7.5 ns |
| Maximum Frequency (fCNT) | — | 116.3 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V (3.0 V to 3.6 V) |
| I/O Bank Count | — | 4 (MultiVolt) |
| Supported I/O Standards | — | 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS |
| Configuration | — | Non-volatile EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE 1149.1 BST + IEEE 1532 ISP |
| טמפרטורת פעולה | — | 0 °C to +70 °C (commercial) |