EPM5032JC vs EPM5032JC-20 השוואה
השוואה מפורטת זה לצד זה של EPM5032JC מאת Altera ו EPM5032JC-20 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EPM5032JC | EPM5032JC-20 |
|---|---|---|
| מותג | Altera | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | Obsolete |
| Family | MAX 5000 EPLD | MAX 5000 |
| Macrocells | 32 | 32 |
| Logic Gates | 600 usable gates | — |
| Maximum I/O Pins | 40 | — |
| Propagation Delay (tPD) | [DATA_NEEDED: specific speed grade value] | 20 ns |
| Supply Voltage (VCC) | 5 V | — |
| Input Type | TTL-compatible | — |
| סוג פלט | TTL/CMOS-compatible | — |
| מארז | PLCC-44 | 68-pin JLCC (windowed ceramic) |
| טמפרטורת פעולה | 0C to +70C (commercial) | — |
| סוג הרכבה | Surface Mount (J-lead) | — |
| Programmability | UV-erasable (windowed ceramic) / OTP variants | — |
| Design Software | MAX+PLUS II / Quartus legacy | — |
| JEDEC Standard | JEDEC PLCC-44 footprint | — |
| סטטוס RoHS | unknown | — |
| Lead-Free | unknown | — |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Logic Array Blocks (LABs) | — | 1 |
| Product Terms (P-terms) | — | 320 |
| תדר שעון מקסימלי | — | 62.5 MHz |
| Setup Time | — | 10 ns |
| I/O Lines | — | 16 (bidirectional) |
| Dedicated Inputs | — | 8 |
| Total Inputs | — | 24 |
| Process Technology | — | CMOS |
| Erase Method | — | UV (12V VPP + ultraviolet exposure) |
| Programming Voltage (VPP) | — | 12 V |
| Architecture | — | PAL-type AND-OR array with PIA interconnect |
| סטטוס מחזור חיים | — | Obsolete (legacy Altera MAX 5000) |