EPM7128ATC100-10 vs EPM7128AETI100-7 השוואה

השוואה מפורטת זה לצד זה של EPM7128ATC100-10 מאת Altera ו EPM7128AETI100-7 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EPM7128ATC100-10 EPM7128AETI100-7
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000A MAX 7000A
Architecture Multiple Array MatriX (MAX) —
Macrocells 128 128
Logic Array Blocks (LABs) 4 —
Usable Gates 2.5K 2,500
User I/O Pins 68 —
Pin-to-Pin Logic Delay 4.5 ns —
Counter Frequency (max) 227.3 MHz —
Speed Grade -10 (10 ns) —
Core Supply Voltage 3.3 V —
I/O Logic Level Support 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Program Memory EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
מארז 100-pin TQFP (TC100) 100-pin TQFP (1.0 mm pitch, 14 x 14 mm)
סוג הרכבה Surface Mount Surface Mount
טמפרטורת פעולה 0C to +70C (commercial) -40 C to +85 C (Industrial)
סטטוס RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: confirm RoHS for non-N suffix]
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 84
Logic Blocks (LABs) — 8
Pin-to-Pin Delay (tPD) — 7.5 ns
Maximum Counter Frequency — 129.9 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Bank Supply (VCCIO) — 2.5 V / 3.3 V / 5 V (MultiVolt)
Configuration Memory — EEPROM (non-volatile, in-system programmable)
JTAG Support — Yes (IEEE 1149.1 boundary-scan)
Global Clock Inputs — 4 dedicated
Lead-Free Version (MPN Suffix) — -N suffix denotes lead-free (e.g., EPM7128AETI100-7N)

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר