EPM9560RI208-15N vs EPM9560RI208-10 השוואה
השוואה מפורטת זה לצד זה של EPM9560RI208-15N מאת Altera ו EPM9560RI208-10 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EPM9560RI208-15N | EPM9560RI208-10 |
|---|---|---|
| מותג | Altera | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | NRND |
| Manufacturer | Altera (Intel Programmable Solutions Group) | — |
| Device Family | MAX 9000 | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Architecture | Multiple Array MatriX (MAX), 3rd generation | — |
| Configuration Memory | CMOS EEPROM, in-system programmable | EEPROM, 100 erase/program cycles |
| מארז | 208-pin RQFP (Ruggedized Quad Flat Pack) | 208-pin RQFP (Power Quad Flat Pack) |
| Total Pins | 356 (per third-party catalog; see _validation_note) | — |
| Package Pin Count | 208 | — |
| Terminal Form | Gull Wing | — |
| Package Code | HFQFP | — |
| User I/Os | 216 (per DigiChip specification; see _validation_note) | — |
| Maximum Internal Frequency | 145 MHz | — |
| Propagation Delay (tPD) | 11.4 ns (15 ns speed grade) | — |
| Speed Grade | -15 | — |
| מתח אספקה | 5.0 V | — |
| טמפרטורת פעולה | 0C to 70C (Commercial) | -40 °C to +85 °C (Industrial) |
| Temperature Grade | Industrial (per Vyrian/Partstack listings) | — |
| Logic Family | CMOS | — |
| Programming Interface | IEEE 1149.1 JTAG, 5.0-V in-system | IEEE 1149.1 (JTAG) / ISP |
| סטטוס RoHS | [DATA_NEEDED: RoHS status] | ROHS3 Compliant |
| Family | — | MAX 9000 |
| Usable Gates | — | 12,000 |
| Macrocells | — | 560 |
| Logic Array Blocks (LABs) | — | [DATA_NEEDED: LAB count] |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Maximum Counter Frequency | — | 144 MHz |
| Supply Voltage (VCCINT) | — | 5.0 V |
| User I/O Pins | — | 212 (typical for 208-RQFP package) |
| סוג הרכבה | — | Surface Mount |
| רמת רגישות ללחות (MSL) | — | 3 (168 Hours) |
| Lead Time | — | 1-7 days (per fpgalink listing) |