10M08DCV81I7G vs 10M08DCV81C7G तुलना

विस्तृत दोनों ओर की तुलना 10M08DCV81I7G द्वारा Altera और 10M08DCV81C7G द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Altera
10M08DCV81I7G 10M08DCV81I7G - MAX 10 FPGA, 8K LE, 81-WLCSP | Intel / Altera

10M08DCV81I7G - MAX 10 FPGA, 8K LE, 81-WLCSP | Intel / Altera

10M08DCV81I7G ✓ सक्रिय
Altera
10M08DCV81C7G 10M08DCV81C7G - MAX 10 FPGA, 8K LE, 81-UFBGA | Altera / Intel

10M08DCV81C7G - MAX 10 FPGA, 8K LE, 81-UFBGA | Altera / Intel

10M08DCV81C7G ✓ सक्रिय

विशेषता तुलना

पैरामीटर 10M08DCV81I7G 10M08DCV81C7G
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति सक्रिय सक्रिय
Product Family MAX 10 —
Logic Elements (LE) 8000 8000
Embedded User Flash 387072 bit (378 Kbit) —
Maximum User I/Os 56 —
Package Type 81-ball WLCSP (UFBGA, wafer-level chip-scale package) —
Process Node [DATA_NEEDED: process node] —
Configuration Memory On-chip dual-configuration flash, instant-on —
Embedded ADC 12-bit SAR ADC (1 Msps) [DATA_NEEDED: number of channels] —
ऑपरेटिंग तापमान Industrial -40C to +100C (I7 grade) Commercial (0C to +85C) [DATA_NEEDED: temp grade letter C7G]
Supply Voltage Core [DATA_NEEDED: VCC core voltage] —
I/O Bank Count [DATA_NEEDED: number of I/O banks] —
I/O Standards Supported LVCMOS, LVTTL, LVDS, SSTL, RSDS —
Memory Interfaces DDR3, DDR3L, LPDDR2 (external PHY required) —
PLL Count [DATA_NEEDED: number of PLLs] —
Global Clock Networks [DATA_NEEDED: clock network count] —
Configuration Modes JTAG, Active Serial (AS), Passive Serial (PS) —
माउंटिंग प्रकार Surface Mount (WLCSP - requires underfill) Surface Mount
MSL स्तर [DATA_NEEDED: MSL rating] [DATA_NEEDED: MSL rating]
RoHS स्थिति Compliant Compliant
Design Software Intel Quartus Prime (MAX 10 device support) —
Family — MAX 10
Memory Bits — 387072 bits
Embedded Memory (M9K Blocks) — [DATA_NEEDED: M9K block count]
Multipliers (18x18) — 56
Process Technology — 55 nm
Core Supply Voltage — 1.2 V
User I/O Banks — [DATA_NEEDED: user I/O count]
पैकेज — 81-UFBGA, WLCSP
Package Code — V81
On-chip Configuration Flash — Yes (dual-configuration)
Integrated ADC — Yes (12-bit SAR, hardened)
PLLs — [DATA_NEEDED: PLL count]
Lead Free — Yes

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध